Mnie się na nim bardzo fajnie pracuje razem z FDD 3000.
Działa. Problem z MMC prawdopodobnie jest taki ze nie dosc ze 4.43 wariuje to 14 mhz tez tylko tego nie widac. A nie ma 14 mhz prawidłowego to i nie ma 3.5 na CPU i MMC. MMC nie dostaje prawidłowego CLK i nie działa.
Porty mogą się kaszanić pomiędzy dekodowaniem wewnętrznego Kempstona i każdego pełnego MMC (z Kempstonem, RS-232 i SPI w CPLD). Więc albo wewnętrzny Kempston albo DivMMC.
$1F: WR Only = 2 bit chip select register (D0 = MMC0; D1 = MMC1), active LOW$3F: RD/WR = SPI TX/RX Register (8 bit).
$1F: RD = KEMPSTON (5 bit, '1' = input active); WR = card CS (D0 = MMC0; D1 = MMC1); D3 = NMI enable: 1 = NMI is issued on RS-232 RX$3F: RD/WR = SPI TX/RX Register (8 bit)$5F: RD = read RS232 status (5 bit)$7F: RD/WR = RS-232 TX/RX Register (8 bit)
Protoplasta DivMMC nazywał się ZXMMC i był w dwóch wersjach, jedna na XC9532XL. Xilinx był tylko interfejsem SDI i działał na portach:Cytuj$1F: WR Only = 2 bit chip select register (D0 = MMC0; D1 = MMC1), active LOW$3F: RD/WR = SPI TX/RX Register (8 bit).Z kolei jego większa wersja była zbudowana na XC9572XL a w CPLD zaszyto dodatkowo Kempstona oraz port szeregowy RS-232. On działał na portach:Cytuj$1F: RD = KEMPSTON (5 bit, '1' = input active); WR = card CS (D0 = MMC0; D1 = MMC1); D3 = NMI enable: 1 = NMI is issued on RS-232 RX$3F: RD/WR = SPI TX/RX Register (8 bit)$5F: RD = read RS232 status (5 bit)$7F: RD/WR = RS-232 TX/RX Register (8 bit)Dodatkowo ZXMMC działa na tym samym sygnale zegarowym co CPU i jeżeli ULA wstrzymuje CPU, wstrzymuje też RSa w MMC. Ale co jest dokładnie zaszyte w DivMMC to nie mnie pytać.