Timmy

[pear]

Może pójść za ciosem w stronę Timex TC2144 ?

[trojacek]

Nie wiem co to za CPLD, ale taki Xilinx ma w opcjach możliwość pracy z obniżonym poborem energii.
Nie zauważyłem, żeby ten tryb pracy zmniejszał wydajność, a temperatura znacząco spada.

Ale z tego co zrozumiałem, ta wersja jest na Alterze EPM7160, bo Xilinx XC95144 okazał się za ciasny.

Może pójść za ciosem w stronę Timex TC2144 ?

No właśnie? Ale pewnie rozchodzi się o brak źródeł i Mark musiałby to zrobić? Bo bez modyfikacji wkładu raczej nie będzie drugiego ekranu.

No i raczej bym tu widział 128 KB, a nie 144. Tu akurat więcej nie oznacza lepiej. Bo lepiej trzymać się standardu, niż protezy.

[Maryjan]

Z tego, co pamiętam Yarek rozbudował Timex 2048 do 144kb i to działało w zgodności z ZX 128k.
No chyba, ze coś pokręciłem, to zweryfikujcie.

[trojacek]

Z tego co ja wiem, nie było w tej implementacji drugiego ekranu. Problem wynika z trudności instalacji pełnych 64 KB jako "dolny" RAM. Tak więc yarkowe rozwiązanie nie dotyka "dołu", implementując 2x64 KB na "górze", z mechanizmem bankowania zbliżonym do 128K (toastrack/+2) tylko w zakresie najwyższej ćwiartki pamięci (49152-65535).

[Maryjan]

Ale jakaś zgodność z ZX 128k jednak była.
Choć bez drugiego ekranu to raczej rozbudowa taka sobie.

[trojacek]

Może się mylę. Ale nawet nie mam jak zweryfikować.
Wiem, że Yarek coś kombinował z demontażem SCLD i podłączeniu go przez przejściówkę, więc może właśnie o to w tym chodziło. I wersja, jaką przywiózł kiedyś na party do W-wy, właśnie miała SCLD podrutowane do PCB.

EDIT: na jednym ze zdjęć widzę, że Yarek przełożył 2x4464 do sekcji B (16384-32767), a 2x4416 pozostało w sekcji C (32768-49151) i to jest to dodatkowe 16 KB. Może więc jednak był drugi ekran! Na podstawie zdjęć trochę trudno jest wszystko rozszyfrować...
A sprawa nie jest banalna, bo konsekwencje zamiany dolnego RAM z 4416 na 4464 dość szczegółowo opisał już Klaud.

[KWF]

Zaletą SCLD jest to, że z niego wychodzi sygnał do sterowania buforem 74LS244 o nazwie TS (Tri-State). Jest on w stanie niskim, kiedy wyjścia adresowe SCLD (VA0 do VA7) są w stanie wysokiej impedancji, czyli procesor może sobie sięgać do dolnego RAM. W ZX Spectrum tego sygnału nie ma, bo też nie ma bufora na szynie adresowej i cała zabawa z drugim obszarem pamięci obrazu kręciła się wokół wykrycia tego stanu ULA.

Jeśliby wewnętrznie w SCLD zmienić multipleksację szyny adresowej pamięci obrazu dla adresów VA0 (MA0') i VA7 ( MA7') na:

• VA0: A0 i A15
• ...
• VA7: A7 i A14

to 128K z wykorzystaniem kostek 4464 i  zewnętrznym dekoderem portu #7FFD jest na wyciągnięcie ręki. Taka multipleksacja daje zgodność wsteczną z każdym Timexem bez rozbudowy do 128K i w którym dolny RAM jest na układach 4416. Jednak dla potrzeb klona można by pójść krok dalej zmieniając multipleksowane linie na:

• VA0: A0 i A7
• ...
• VA7: A14 i A15

oraz na multiplekserach zewnętrznych:

• MA0: A0 i A7
• ...
• MA7: A14 + /RFSH i A15

Mielibyśmy w zasadzie przeszczep z ZX Spectrum.

Ponad to mając dostęp do dekodera portu #1FFD (w sumie można to zrobić na jednym układzie wraz z dekoderem #7FFD) i dokładając jeden przerzutnik D z uwzględnieniem stanu D2, mamy sterowanie dwoma bankami ROM i odpowiednik ZX128K +2A/B i +3.

[trojacek]

• MA7: A14 + /RFSH i A15

A po co /RFSH? Ze względu na zmianę na VA7 (A14 zamiast A7)?

Ponad to mając dostęp do dekodera portu #1FFD (w sumie można to zrobić na jednym układzie wraz z dekoderem #7FFD) i dokładając jeden przerzutnik D z uwzględnieniem stanu D2, mamy sterowanie dwoma bankami ROM i odpowiednik ZX128K +2A/B i +3.

Bez All-RAM? Jaki w tym sens?

[KWF]

Tak, 4464 wymagają 8-bitowego odświeżania. O ile możemy odpuścić odświeżanie dolnego RAMu, ponieważ w cyklu 4ms zawsze będzie jakaś operacja na pamięci obrazu (na pewno odczyt), co nam załatwia odświeżania. O tyle górny RAM może nie być odświeżany, bo będzie leżał sobie odłogiem.

"All RAM" fajnie, zawsze można o nim pomyśleć, ale mając dwa banki ROM możemy mieć IDE z ROMem +3e i RAMdysk.

[damik]

Może to i głupie pytanie,  ale do czego tak w praktyce przydaje się tryb All-RAM ?
W sensie, jakie oprogramowanie potrzebuje takiego rozwiązania.

Mogę sobie wyobrazić że chyba CP/M, czy coś jeszcze?

[KWF]

Aby zbudować zamiennik ASICa z +2A/B i +3 z trybami Timexa

[damik]

Kiedyś chyba jeszcze trafiłem na jakiś manager plików czy player gdzie ktoś w opisie wspomniał o o All-RAM mode.

[trojacek]

All-RAM otwiera drogę do CP/M (co z trybem hires ma większy sens, niż w oryginalnym +3), jak również do eksperymentów z MP/M i innymi mutacjami CP/M, fuzixem itp.

Aby zbudować zamiennik ASICa z +2A/B i +3 z trybami Timexa

O, to, to

[KWF]

Wolne chwile z termometrem i kartą SD z demami, aby zaprząc do roboty CPLD. Pomiary robiłem sondą do multimetru, przyklejoną do układu. Sonda taka jaka była w pudełku z miernikiem, wiec raczej nie sama temperatura jest istotna, a jej zmiany. Temperatura w pokoju 24°C:
- SLCD Q w stanie spoczynku 68°C,
- SLCD Q przy demach: do 74°C i po jej przekroczeniu śmietnik na ekranie

Nowa wersja wsadu z ograniczeniem poboru mocy:
- SLCD Q w stanie spoczynku 53°C,
- SLCD Q przy demach: do 58°C.

Pomiary temperatury były bez dodatkowych radiatorów na CPLD.

Znalazłem inną Alterę z tej samej rodziny, która chodzi na 3,3 V i jest "+5V tolerant". No i bez zmian pasuje do płytki, po ucięciu jednej ścieżki i dodaniu małego LDO. Kilkanaście zielonych to nie majątek, więc jedzie z Chin.

[damik]

Można by to obadać kamerką termowizyjną, byłby to może ciekawy temat na post 

Mam dostęp do kamery Fluke, jednak brak Timmiego utrudnia mi sprawę