Jakoż że w kilku watkach samorzutnie pojawiały się narzekania na divide, proponuję tu opisać o swoich spostrzeżeniach dotyczących divide.
Witam,
spotkałem się z narzekaniami na stabilność pracy interfejsu divide z pewnymi egzemplarzami ZXS 48k (nie mam na myśli procesora z uszkodzoną linią M1 np. na skutek zwarcia z szyną 12V na złączu krawędziowym).
Sam układ elektryczny divide jest dosyć sprytnie pomyślany, jednakże do prawidłowego dzaiałania wymagne jest zapewnienie odpowiednich czasów propagacji sygnałów (głównie taktujących i sterujących). Niestety rozrzut wartości parametrów i typów elementów użytych do budowy ZXS i divide skutkuje pojawieniem się potencjalnych problemów (dadatkowo czasy propagacji zależą również od np. obciążenia linii, pojemności i indukcyjności pasożytniczych itp.).
Budując swoją wersję divide m.in zastąpiłem tranzystorowy inwerter (na linii /MREQ -> dekoder adresów, piszę z pamięci) bramką serii szybkiej. Dodatkowo współpracę z pewnymi kartami (w moim przypadku PRETEC 1GB) poprawiło użycie układów 245 z serii ALS (mają mniejszy pobór prądu niż LS,a nie są tak wrażliwe jak HC - przynajmnie w moim "wiecznym prototypie").
Tak zbudowane divide działało z każdym ZXS (5*48k, issue 3a w zwyż, na niektórych angielskie/czeskie (?) divide losowo zawieszało komputer) jaki trafił mi w ręce, z dowolnym sprawnym procesorem Z80A. Sprawdzałem celowo po przeczytaniu różnych "bajek" na WOSie.
Myślę, że najlepiej by było przerzucić te wszystkie archaiczne GALe do jakiegoś (prostego!) CPLD, eliminując po drodze dobieranie stałych RC itp. Zacząłem kiedyś to nawet robić - integrować "rdzeń" Harlequina z divide, ale jak to zwykle projekt "leży"...
Zdaję sobie sprawę, że wiele rzeczy powyżej potraktowałem skrótowo...
Pozdrawiam,
Adam