Rozkaz SRL: Różnice pomiędzy wersjami

Aktualna wersja na dzień 14:23, 23 gru 2014

Shift Right Logical - przesunięcie logiczne w prawo

Liczba bajtów	2
Liczba taktów zegara	8

Znaczniki
C	Z	PV	S	N	H
↕	↕	P	↕	0	0

Liczba bajtów	2
Liczba taktów zegara	15

Znaczniki
C	Z	PV	S	N	H
↕	↕	P	↕	0	0

Liczba bajtów	4
Liczba taktów zegara	23

Znaczniki
C	Z	PV	S	N	H
↕	↕	P	↕	0	0

Kopia wyniku operacji zachowywana jest jednocześnie w rejestrze.

Liczba bajtów	4
Liczba taktów zegara	23

Znaczniki
C	Z	PV	S	N	H
↕	↕	P	↕	0	0

@@ Linia 71: / Linia 71: @@
 |}
 == Adresowanie indeksowane ==
-* SRL (IX+u)
+* SRL (IX+d)
-* SRL (IY+u)
+* SRL (IY+d)
 {|class="wikitable"
 |-
@@ Linia 99: / Linia 99: @@
 |style="text-align:center"|0
 |}
 == <i>[[Nieudokumentowane rozkazy|Nieudokumentowane]]</i> ==
-* SRL (ix+u),A
+* SRL (IX+d),A
-* SRL (ix+u),B
+* SRL (IX+d),B
-* SRL (ix+u),C
+* SRL (IX+d),C
-* SRL (ix+u),D
+* SRL (IX+d),D
-* SRL (ix+u),E
+* SRL (IX+d),E
-* SRL (ix+u),H
+* SRL (IX+d),H
-* SRL (ix+u),L
+* SRL (IX+d),L
-* SRL (iy+u),A
+* SRL (IY+d),A
-* SRL (iy+u),B
+* SRL (IY+d),B
-* SRL (iy+u),C
+* SRL (IY+d),C
-* SRL (iy+u),D
+* SRL (IY+d),D
-* SRL (iy+u),E
+* SRL (IY+d),E
-* SRL (iy+u),H
+* SRL (IY+d),H
-* SRL (iy+u),L
+* SRL (IY+d),L
-Kopia wyniku przesunięcia zachowywana jest jednocześnie w rejestrze.
+Kopia wyniku operacji zachowywana jest jednocześnie w rejestrze.
 {|class="wikitable"
 |-
@@ Linia 146: / Linia 147: @@
 * [[Znaczniki]]
 * [[Mikroprocesor Z80]]
+[[Kategoria:Programowanie]][[Kategoria:Assembler]]