Płytka do ZX Spectrum

[pear]

Zaxon, jakie problemy wystepują po zastąpieniu dolnego zestawem sram+zatrzask?

Mrówki na ekranie latają.
https://www.youtube.com/watch?v=_527chtovxA

[zaxon]

Tak jak Pear mowi, kiedys eksperymentowałem, rozne SRAM rozne zatrzaski i ciagle smieci na ekranie. W koncu straciłem cierpliwosc i kupilem 3000 sztuk  KM4164b . Co do reszty, wyjscie HDMI na PI zero, U2 to EPM240 do interfejsu HDMI. 

[KWF]

Aaa więc nie 4116

[pear]

Górny RAM odświeża procesor, a dolny ULA.
Procesor ma dostępny sygnał RFSH. Jest aktywny podczas cyklu odświeżania DRAM. W przypadku SRAM nie ma odświeżania i gdy RFSH jest aktywny, to pamięć SRAM powinna być odłączona od magistrali.

Te śmieci na ekranie to stan licznika odświeżania z ULA. Niestety nie ma możliwości odczytu kiedy ULA wykonuje cykl odświeżania, żeby tą sytuację wyłapać.

[nietoperz]

ULA podczas odświeżania nCAS nie wystawia wiec niech ten sygnał będzie chipselectem dla sramu a opadające (!) nRAS zatrzaskuje połówke adresu. No ale jak mówicie, że nie działa to trudno.

A może olać ULA i dać CPLD, to co ostatnio prezentowałem w temacie weekendowym mogę udostępnić ale wymaga dopracowania (drżenie na napisów na borderze) - bede to przepisywał i adaptował do klona Juniora.

[pear]

Można eksperymentować tak jak piszesz, ale wyjdzie według mnie zbyt skomplikowany układ, żeby było warto.

[screemer]

pear ... musze sie niezgodzic z tym co piszesz i zarazem zgodzic sie z tym co pisze nietoperz

1) Nie prawda to co piszesz o Z80 ... Z80 rzeczywiscie ma sygnal RFSH tylko ze w gumiaku wisi on w powietrzu i nie jest do niczego podlaczony poza zlaczem krawedziowym.
2) Zarowno ULA jak i Z80 odswiezaja RAM dokladnie w ten sam sposob, czyli podaja 7 pierwszych bitow adresu wiersza i gasza "na chwile" linie nRAS - Z80 robi to dla upper ramu ULA dla lower BEZ gaszenia nCAS (czyli odczytu de facto nie ma), poniewaz SRAM ma to gdzieś aż do stanu niskiego a nCS to SRAM nic nie poda na te linie
3) Nie trzeba "odlaczac" SRAM od magistrali gdyz jezeli nCS jest w stanie wysokim to SRAM ma linie danych w stanie wysokiej impedancji i de facto sam sie odlacza od magistrali , czyli zanim pojawi sie CAS nic na databusie nie ma prawa byc zapalonego przez SRAM
4)  Jedyne co mi przychodzi do glowy z tymi smieciami to to ze gdzies albo RAM albo zatrzask nie nadazaja, albo cos jest zle zrobione- kij wie - dlatego te smieci sa dla mnie zagadka bo teoria mowi ze nie ma prawa ich tam byc
5) W uper ram RAS CAS generowany jest poprzez 74ls32 i 74ls00 z odpowiednimi opoznieniami na ukladach RC - ULA robi to samo "w srodku"
6) Mam modul SRAM w lower RAM od Retroleum - dokladnie tak zrobiony jak nietoperz pisze w jednym moim 16k- zero rainingu tam gdzie go byc nie powinno

[zaxon]

Można wszystko  No ale to temat kolegi LordFarfocel , niech sie wypowie jaki ma plan ?  Mnie kolejny, enty,  klon gumiaka nie jest kompletnie do niczego potrzebny . To juz sobie wole Just Pentagona skonczyc , przynajmniej ruskie demka poogladam

[pear]

pear ... musze sie niezgodzic z tym co piszesz

I bardzo dobrze Pewnie, że się mogę mylić.

1) Nie prawda to co piszesz o Z80 ... Z80 rzeczywiscie ma sygnal RFSH tylko ze w gumiaku wisi on w powietrzu i nie jest do niczego podlaczony poza zlaczem krawedziowym.

Nie jest używany, bo jest DRAM podłączony wprost do procesora (przez multipleksery oczywiście).
W modelu 128K bez RFSH wchodzącego na dekoder banków pamięci masz dokładnie taki sam efekt "deszczu".

6) Mam modul SRAM w lower RAM od Retroleum - dokladnie tak zrobiony jak nietoperz pisze w jednym moim 16k- zero rainingu tam gdzie go byc nie powinno

Jeśli masz możliwość odrysować schemat tego rozwiązania, to może dowiedzielibyśmy się co robimy źle ?

[zaxon]

I tak z mojej ciekawosci, podac typ pamieci jaki w nim siedzi i czas dostepu.

[zaxon]

A, juz znalazłem, czyli SRAM 55ns, Renesans, 74HCT574, 74ACT00 i pewnie jakies RC. 

http://store.retroleum.co.uk/uploads/images/lower_ram_board_v1.3.pdf

[hsimpson]

To juz sobie wole Just Pentagona skonczyc , przynajmniej ruskie demka poogladam

Dokończ go proszę. Wolę mieć twojego Pentagona niż zamawiać Evo w Rosji .

[zaxon]

Evo mozesz u mnie zamowic Nawet z Neo GS.  Najdalej w srode bedziesz mial w garazu .

[screemer]

Zrobilem maly reverse enginering modulu z Retroleum... i to jakos tak wyglada:

CAS jest podawany na bramke na 74AUT00  na pierwsza nozke - miedzy wejsciami jest opornik 271ohm, a miedzy drugim a masa  jest CHYBA kondensator (kij wie - nie mam miernika a to SMD - wiem ze jest biale). To co z tego wyjdzie jest odwracane i podawane jako nCS na SRAM. nRAS jest odwracany i podawany jako CP na przerzutnik gdzie na wejsciu jest polowa adresu. OE przerzutnika na stale do masy. - wyjscia przerzutnika ida na polowke adresu SRAM. nOE sramu jest do masy na stale - nWE do z80 (tak samo pozostale linie adresowe) pozostale kondensatory to filtry miedzy +5 a GND

haha a tak przy okazji co za strata RAMu - kosc 512k dzialajaca jako 16k

[LordFarfocel]

Schemat który w międzyczasie sobie rozrysowuje uwzględnia w górnym i dolnym ramie SRAM. Nic tam nie śnieży, a ludzie z element14 którzy to składali też nie mieli żadnych problemów. Na schemacie który mam pod ręką wygląda to tak:
- górny SRAM podpięty bezpośrednio do procesora a noga RFSH jest wolna
- dolny SRAM ->CAS z ULI idzie na CHIP ENABLE (kości pamięci) a RAS steruje multiplekserami (HC157) i dalej na magistralę adresową SRAM, dodatkowo jeszcze wejście WRITE ENABLE (kości pamięci) jest sterowane z wyjścia ULI DRAMWEL ale jest to po prostu wyjście zezwalające do pamięci.
 Jeszcze połówka adresu idąca przez przerzutnik HC574 jest strobowana przez zanegowany sygnał RAS a wejście OUTPUT ENABLE jest na stałe zwarte do masy. Zasada działania wydaje się być podobna do tego co opisuje screemer, zresztą chyba większość klonów jak wykorzystuje statyczny RAM to zarówno w dolnej i górnej części mapy pamięci spectrum np. Sparrow Lite który wydaje mi się najbliżej tego o co mi chodzi.